■半導体メモリ
− SRAM
SRAM(Static RAM)はDRAMよりもビットあたりのコストがかかるためDRAMほどは利用されていないが、処理速度の速さなどからCPUとDRAMの間をつなぎシステム全体の高速化・効率化を図るためのキャッシュメモリなどに利用されている。
また、DRAMはデータ保持のために一定期間ごとにリフレッシュ動作が必要だったのに対し、SRAMは「フリップフロップ」という電子回路を採用しているため、電源が入っている限り、リフレッシュなしでデータを静的(static)に保持することができる。
ここではSRAMの構造とデータの書き込み・保持・読み出しの原理について見てみよう。
SRAMの基本構造
SRAMの基本構造もDRAMと同様に、メモリセルが記憶単位として、マトリックス状に配置されている。SRAMのメモリセルの構成法にはいくつかのタイプがあるが、下に示したのは「フルCMOS型」というものである。互いに「たすき掛け」されたCMOSインバータ(Q1+Q2,Q3+Q4)とデータ書き込み・読み出しのための転送用のMOSトランジスタ(Q5,Q6)の計6個のトランジスタからなる。（トランジスタ、CMOSについては「トランジスタ」を、CMOSインバータについては「論理ゲート/フリップフロップ」を参照。)
Q1,Q2: NMOSトランジスタ(駆動)
Q3,Q4: PMOSトランジスタ(負荷)
Q5,Q6: NMOSトランジスタ(選択) |
書き込みの原理
ワード線Wを"H(ハイ)"にして選択トランジスタQ5,Q6をオンの状態にしておく。そのときデジット線Dを"H"、 を"L(ロウ)"にする。するとQ1，Q3はQ6を介してに引かれ、それぞれオフ、オンとなる。一方、Q2,Q4はQ5を介してDに引かれ、それぞれオン、オフとなる。こうして左ノードには"1"、右ノードには"0"が書き込まれる。
逆にDを"L"、Dバーを"H"にすると、左ノードに"0"、右ノードに"1"が書き込まれる。
記憶保持の原理
ワード線Wを"L"にすると、選択トランジスタQ5,Q6がオフの状態になり、導通がなくなる。VDDの電源が入っている限りは、左右ノードの"0/1"データはそのまま固定されて保持される。
読み出し
ワード線Wを"H"にして選択トランジスタQ5,Q6をオンの状態にする。デジット線D,は、"L"(あるいは0)か"H"を検出して記憶内容を記録する。このときの検出増幅は「センスアンプ」と呼ばれる増幅回路で行う。
|
|
